描述
高级 Verilog、测试平台。基于 CMOS 技术的 VLSI 设计，CMOS 逻辑电路特性、单元库、构建模块、结构化设计、测试、计算机辅助设计工具。实验重点为从 Verilog 进行设计综合。
先修课程
- 先决条件：ELEC 3500 或系里许可。
条件与方式
- 先决条件：ELEC 3500 或系里许可。
- 讲座每周三小时，实验室和习题分析每两周三小时。
原文参考文本
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
来源与参考
为帮助您核实信息，保留了日期和来源。为便于阅读提供了翻译；以官方来源为准，查看条件和要求。
来源参考 : https://calendar.carleton.ca/undergrad/courses/ELEC/