الوصف
Verilog المتقدم، بنوك الاختبار. تصميم VLSI قائم على تكنولوجيا CMOS، خصائص دوائر منطق CMOS، مكتبات الخلايا، الوحدات البنائية، التصميم الهيكلي، الاختبار، أدوات التصميم بمساعدة الحاسوب. التركيز المختبري على توليف التصميم من Verilog.
المقررات السابقة
- المتطلب(ات) السابق(ة): ELEC 3500 أو بموافقة القسم.
الشروط والإجراءات
- المتطلب(ات) السابق(ة): ELEC 3500 أو بموافقة القسم.
- محاضرات ثلاث ساعات أسبوعياً، مختبر وتحليل مسائل ثلاث ساعات بالتناوب كل أسبوعين.
نص المرجع بلغته الأصلية
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
المصادر والمراجع
يتم الاحتفاظ بالتواريخ والمصادر لمساعدتك في التحقق من المعلومات. تُعرض ترجمات لتسهيل القراءة؛ المصدر الرسمي هو المرجع للشروط والمتطلبات.
مرجع المصدر : https://calendar.carleton.ca/undergrad/courses/ELEC/