Deskripsi
Verilog lanjutan, test bench. Desain VLSI berbasis teknologi CMOS, karakteristik rangkaian logika CMOS, pustaka sel, blok bangunan, desain terstruktur, pengujian, alat Computer-Aided Design. Laboratorium berfokus pada sintesis desain dari Verilog.
Prasyarat
- Prasyarat: ELEC 3500 atau izin Departemen.
Syarat dan ketentuan
- Prasyarat: ELEC 3500 atau izin Departemen.
- Kuliah tiga jam per minggu, laboratorium dan analisis soal tiga jam setiap minggu bergantian.
Teks rujukan dalam bahasa aslinya
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
Sumber dan referensi
Tanggal dan sumber disimpan untuk membantu Anda memverifikasi informasi. Terjemahan disediakan untuk memudahkan pembacaan; sumber resmi menjadi rujukan untuk syarat dan ketentuan.
Referensi sumber : https://calendar.carleton.ca/undergrad/courses/ELEC/