Description
Verilog avancé, bancs d'essai. Conception VLSI basée sur la technologie CMOS, caractéristiques des circuits logiques CMOS, bibliothèques de cellules, blocs de construction, conception structurée, tests, outils de CAO. Laboratoire mettant l'accent sur la synthèse de conception à partir de Verilog.
Préalables
- Prérequi(s) : ELEC 3500 ou permission du Département.
Conditions et modalités
- Prérequi(s) : ELEC 3500 ou permission du Département.
- Cours magistraux trois heures par semaine, laboratoire et analyse de problèmes trois heures aux semaines alternées.
Texte de référence dans sa langue d’origine
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
Sources et références
Les dates et les sources sont conservées pour vous aider à vérifier les renseignements. Les traductions sont proposées pour faciliter la lecture; la source officielle fait référence pour les conditions et les exigences.
Référence source : https://calendar.carleton.ca/undergrad/courses/ELEC/