説明
上級Verilog、テストベンチ。CMOS技術に基づくVLSI設計、CMOS論理回路の特性、セルライブラリ、基本ブロック、構造化設計、テスト、CADツール。実験はVerilogからの設計合成を重視。
前提条件
- 前提科目: ELEC 3500 または学科の許可。
条件および詳細
- 前提科目: ELEC 3500 または学科の許可。
- 講義 週3時間、実験および問題解析 週3時間（隔週）。
原語による参照テキスト
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
出典と参照
日付と出典は、情報を確認する際の参考のために保持されています。翻訳は読みやすくするための提案であり、条件や要件については公式の出典が基準となります。
出典の参照 : https://calendar.carleton.ca/undergrad/courses/ELEC/