Mô tả
Verilog nâng cao, test bench. Thiết kế VLSI dựa trên công nghệ CMOS, đặc tính của mạch logic CMOS, thư viện ô (cell libraries), các khối xây dựng, thiết kế có cấu trúc, kiểm thử, công cụ Hỗ trợ Thiết kế bằng Máy tính. Thực hành phòng thí nghiệm nhấn mạnh tổng hợp thiết kế từ Verilog.
Tiền đề
- Điều kiện tiên quyết: ELEC 3500 hoặc có phép của Khoa.
Điều kiện và thủ tục
- Điều kiện tiên quyết: ELEC 3500 hoặc có phép của Khoa.
- Bài giảng ba giờ mỗi tuần, phòng thí nghiệm và phân tích bài tập ba giờ cách tuần.
Văn bản tham chiếu bằng ngôn ngữ gốc
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
Nguồn và tham khảo
Ngày và nguồn được giữ lại để giúp bạn kiểm tra thông tin. Các bản dịch được cung cấp để dễ đọc; nguồn chính thức là tham chiếu cho các điều kiện và yêu cầu.
Nguồn tham khảo : https://calendar.carleton.ca/undergrad/courses/ELEC/