Описание
Продвинутый Verilog, тест-бенчи. VLSI-проектирование на базе CMOS-технологии, характеристики CMOS-логических цепей, библиотеки ячеек, блоки конструкций, структурированное проектирование, тестирование, инструменты автоматизированного проектирования. Лабораторный упор на синтез проектов из Verilog.
Предварительные требования
- Требование(я): ELEC 3500 или разрешение кафедры.
Условия и порядок
- Требование(я): ELEC 3500 или разрешение кафедры.
- Лекции три часа в неделю, лаборатория и анализ задач три часа через неделю.
Текст источника на языке оригинала
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
Источники и ссылки
Даты и источники сохраняются, чтобы помочь вам проверить сведения. Переводы предлагаются для удобства чтения; официальным источником для условий и требований является оригинал.
Исходная ссылка : https://calendar.carleton.ca/undergrad/courses/ELEC/