설명
고급 Verilog, 테스트벤치. CMOS 기술 기반 VLSI 설계, CMOS 논리 회로의 특성, 셀 라이브러리, 구성 블록, 구조화 설계, 테스트, 컴퓨터 지원 설계 도구. 실험은 Verilog로부터의 설계 합성에 중점.
선수 과목
- 전제조건: ELEC 3500 또는 학과 허가.
조건 및 세부사항
- 전제조건: ELEC 3500 또는 학과 허가.
- 주당 강의 3시간, 실험 및 문제해석은 격주로 3시간.
원문 참조 텍스트
Advanced Verilog, test benches. VLSI design based on CMOS technology, characteristics of CMOS logic circuits, cell libraries, building blocks, structured design, testing, Computer-Aided Design tools. Laboratory emphasis on design synthesis from Verilog.
- Prerequisite(s): ELEC 3500 or permission of the Department.
- Lectures three hours a week, laboratory and problem analysis three hours alternate weeks.
출처 및 참고문헌
날짜와 출처는 정보를 확인하는 데 도움이 되도록 보관됩니다. 번역은 읽기 편의를 위해 제공되며 조건과 요건은 공식 출처가 기준입니다.
출처 참조 : https://calendar.carleton.ca/undergrad/courses/ELEC/