描述
使用 Verilog 和逻辑综合的数字电路设计，逻辑门的电子特性，不同逻辑家族之间的电气接口，异步到同步接口，时钟分配与时序，超大规模集成（VLSI）设计选项。学生用现场可编程门阵列实现较大规模电路。
先修课程
- 先决条件：ELEC 2507 和 ELEC 2607 。
条件与方式
- 先决条件：ELEC 2507 和 ELEC 2607 。
- 每周三小时讲课，每周三小时实验。
原文参考文本
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
来源与参考
为帮助您核实信息，保留了日期和来源。为便于阅读提供了翻译；以官方来源为准，查看条件和要求。
来源参考 : https://calendar.carleton.ca/undergrad/courses/ELEC/