説明
Verilog と論理合成を用いたデジタル回路設計、論理ゲートの電子的特性、論理ファミリ間の電気的インターフェース、非同期から同期へのインターフェース、クロック配布とタイミング、VLSI 設計の選択肢。学生はフィールドプログラマブルゲートアレイを用いて大規模な回路を実装する。
前提条件
- 前提条件: ELEC 2507 および ELEC 2607 。
条件および詳細
- 前提条件: ELEC 2507 および ELEC 2607 。
- 週3時間の講義、週3時間の実験。
原語による参照テキスト
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
出典と参照
日付と出典は、情報を確認する際の参考のために保持されています。翻訳は読みやすくするための提案であり、条件や要件については公式の出典が基準となります。
出典の参照 : https://calendar.carleton.ca/undergrad/courses/ELEC/