Beskrivelse
Digital kretsdesign ved bruk av Verilog og logikksyntese, de elektroniske egenskapene til logikkporter, elektrisk grensesnitt mellom logikkfamilier, asynkront til synkront grensesnitt, klokkedistribusjon og timing, VLSI-designalternativer. Studentene implementerer omfattende kretser med felt-programmerbare portmatriser (FPGAer).
Forkunnskaper
- Forkrav: ELEC 2507 og ELEC 2607.
Vilkår og bestemmelser
- Forkrav: ELEC 2507 og ELEC 2607.
- Forelesninger tre timer i uken, laboratorium tre timer i uken.
Referansetekst i originalspråket
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
Kilder og referanser
Datoer og kilder beholdes for å hjelpe deg å verifisere opplysningene. Oversettelsene tilbys for å lette lesing; den offisielle kilden er referansen for krav og betingelser.
Kildereferanse : https://calendar.carleton.ca/undergrad/courses/ELEC/