課程說明
使用 Verilog 與邏輯綜合之數位電路設計，邏輯閘的電子特性，邏輯家族間的電氣介面，非同步至同步介面、時鐘分配與時序，超大型積體電路（VLSI）設計選項。學生以現場可程式閘陣列實作大型電路。
先修條件
- 先修科目：ELEC 2507 及 ELEC 2607。
條件與方式
- 先修科目：ELEC 2507 及 ELEC 2607。
- 每週三小時講課，每週三小時實驗。
原文參考文本
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
來源與參考
保留日期與來源以協助你核實資料。為便於閱讀提供譯文；官方來源為條件與要求的參照。
來源參考 : https://calendar.carleton.ca/undergrad/courses/ELEC/