Описание
Проектирование цифровых схем с использованием Verilog и логического синтеза, электронные свойства логических элементов, электрическое интерфейсирование между логическими семействами, асинхронное к синхронному интерфейсирование, распределение тактового сигнала и синхронизация, варианты проектирования VLSI. Студенты реализуют значительные схемы на программируемых логических матрицах (FPGA).
Предварительные требования
- Предпосылка(и): ELEC 2507 и ELEC 2607 .
Условия и порядок
- Предпосылка(и): ELEC 2507 и ELEC 2607 .
- Лекции три часа в неделю, лаборатория три часа в неделю.
Текст источника на языке оригинала
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
Источники и ссылки
Даты и источники сохраняются, чтобы помочь вам проверить сведения. Переводы предлагаются для удобства чтения; официальным источником для условий и требований является оригинал.
Исходная ссылка : https://calendar.carleton.ca/undergrad/courses/ELEC/