Carleton University · ELEC 5803

集成电路行为综合

官方名称 : Behavioural Synthesis of ICs

学分 : 0.5 学分参考年份 : 2026-27

描述

与 VLSI 电路计算机分析与综合相关的各种主题,包括:逻辑综合、有限状态机综合、设计方法学、可重用性设计、测试、常见 VLSI 功能,以及 Verilog 概述。

先修课程

  • 先修课程:具备一些集成电路设计知识,例如 ELEC 4708 中所述。

条件与方式

  • 先修课程:具备一些集成电路设计知识,例如 ELEC 4708 中所述。
原文参考文本

Various topics related to computer analysis and synthesis of VLSI circuits including: logic synthesis, finite state machine synthesis, design methodologies, design for reuse, testing, common VLSI functions, a review of Verilog.

  • Prerequisite(s): Some IC design knowledge such as given in ELEC 4708 .

来源与参考

为帮助您核实信息,保留了日期和来源。为便于阅读提供了翻译;以官方来源为准,查看条件和要求。

来源参考 : https://calendar.carleton.ca/grad/courses/ELEC/

联系 StudyCanada

告诉我们您的留学计划或问题,我们将通过电子邮件继续交流。

我们将使用这些联系方式回复您的咨询。 隐私政策

此表单用于联系 StudyCanada。如需联系该学校,请使用学校资料中的联系方式。