説明
論理合成、有限状態機械合成、設計手法、再利用のための設計、テスト、一般的なVLSI機能、Verilogのレビューを含むVLSI回路のコンピュータ解析および合成に関連する様々なトピック。
前提条件
- 前提科目: ELEC 4708 で扱うような集積回路設計に関する知識。
条件および詳細
- 前提科目: ELEC 4708 で扱うような集積回路設計に関する知識。
原語による参照テキスト
Various topics related to computer analysis and synthesis of VLSI circuits including: logic synthesis, finite state machine synthesis, design methodologies, design for reuse, testing, common VLSI functions, a review of Verilog.
- Prerequisite(s): Some IC design knowledge such as given in ELEC 4708 .
出典と参照
日付と出典は、情報を確認する際の参考のために保持されています。翻訳は読みやすくするための提案であり、条件や要件については公式の出典が基準となります。
出典の参照 : https://calendar.carleton.ca/grad/courses/ELEC/