Description
Conception de circuits numériques utilisant Verilog et synthèse logique, propriétés électroniques des portes logiques, interface électrique entre familles logiques, interface asynchrone à synchrone, distribution d'horloge et temporisation, options de conception VLSI. Les étudiants implémentent des circuits substantiels avec des matrices de portes programmables sur site (FPGAs).
Préalables
- Prérequis : ELEC 2507 et ELEC 2607 .
Conditions et modalités
- Prérequis : ELEC 2507 et ELEC 2607 .
- Cours magistraux trois heures par semaine, laboratoire trois heures par semaine.
Texte de référence dans sa langue d’origine
Digital circuit design using verilog and logic synthesis, the electronic properties of logic gates, electrical interfacing between logic families, asynchronous to synchronous interfacing, clock distribution and timing, VLSI design options. Students implement substantial circuits with field-programmable gate arrays.
- Prerequisite(s): ELEC 2507 and ELEC 2607 .
- Lectures three hours a week, laboratory three hours a week.
Sources et références
Les dates et les sources sont conservées pour vous aider à vérifier les renseignements. Les traductions sont proposées pour faciliter la lecture; la source officielle fait référence pour les conditions et les exigences.
Référence source : https://calendar.carleton.ca/undergrad/courses/ELEC/