설명
위상고정루프(PLL); 구성요소, 기초, 안정성, 과도응답, 정현파 동작, 잡음 성능, 추적, 획득 및 최적화. 수신기 동기기: 제곱루프, 코스타스 루프 및 BPSK, QPSK용 재변조기를 포함한 반송파 동기기와 조기-지연 게이트, 동상/중상(인-페이즈/미드페이즈), 지연선 승수기를 포함한 클록 동기기; 비트오류율(BER) 성능.
원문 참조 텍스트
Phase-locked loops; components, fundamentals, stability, transient response, sinusoidal operation, noise performance, tracking, acquisition and optimization. Receiver synchronizers: carrier synchronizers including squaring loop, Costas loop, and remodulator for BPSK, QPSK BER performance; clock synchronizers including early-late gate, in-phase/midphase, and delay line multiplier.
출처 및 참고문헌
날짜와 출처는 정보를 확인하는 데 도움이 되도록 보관됩니다. 번역은 읽기 편의를 위해 제공되며 조건과 요건은 공식 출처가 기준입니다.
출처 참조 : https://calendar.carleton.ca/grad/courses/ELEC/